Veranstaltung: Hardware Modeling and Simulation

Nummer:
141144
Lehrform:
Vorlesung und Übungen
Medienform:
Folien
Verantwortlicher:
Prof. Dr.-Ing. Michael Hübner
Dozenten:
Prof. Dr.-Ing. Michael Hübner (ETIT), M. Sc. Florian Fricke (ETIT), M. Sc. Florian Kästner (ETIT)
Sprache:
Deutsch
SWS:
4
LP:
5
Angeboten im:
Sommersemester

Prüfungen

Prüfungsform:schriftlich
Prüfungsanmeldung:FlexNow
Datum:27.02.2019
Beginn:13:30
Dauer:120min
Raum: ID 04/401
Prüfungsform:schriftlich
Prüfungsanmeldung:FlexNow
Datum:07.08.2019
Beginn:14:30
Dauer:120min
Raum: HID

Ziele

Die Studierenden kennen die Hardwarebeschreibungssprache VHDL sowie die Methoden der Simulation, Evaluation und Verifikation für digitale elektronische Schaltungen.

Inhalt

  • Entwurfsprozesse für Integrierte Schaltungen und Printed Circuit Board
  • Einführung in die Hardwarebeschreibungssprache VHDL
  • Simulation, Evaluation und Verifikation digitaler Schaltungen
  • SystemC

Voraussetzungen

keine

Empfohlene Vorkenntnisse

Programmiererfahrung in C, C++, ggf. HDL (VHDL, Verilog)

Literatur

  1. Reichardt, Jürgen, Schwarz, Bernd "VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme", Oldenbourg, 2009